本文摘要：相比于市场上的10纳米技术，5纳米制程可在完全相同的耗电量下提升40%的效能，或是在完全相同效能下增加75%的耗电量，对于节约能源或倚赖更高运算的人工智能、VR、云端应用于大有协助。IBM于周一（6/5）宣告，已与三星、GlobalFoundries及其他设备供货商共同开发出可打造出5纳米芯片的制程，并打算在本周于日本京都举办的2017SymposiaonVLSITechnologyandCircuits研讨会中发布细节。

相比于市场上的10纳米技术，5纳米制程可在完全相同的耗电量下提升40%的效能，或是在完全相同效能下增加75%的耗电量，对于节约能源或倚赖更高运算的人工智能、VR、云端应用于大有协助。IBM于周一（6/5）宣告，已与三星、GlobalFoundries及其他设备供货商共同开发出可打造出5纳米芯片的制程，并打算在本周于日本京都举办的2017SymposiaonVLSITechnologyandCircuits研讨会中发布细节。

相比于7纳米芯片可存放在200亿个晶体管，5纳米技术则可在指甲大小的芯片上存放在300亿个晶体管。若比起于市场上的10纳米技术，5纳米技术在相同的用电量上可提升40%的效能，或是在某种程度的效能上可增加75%的电力损耗，不论是对未来的人工智能系统、虚拟现实或是行动装置的应用于都将大有协助。5纳米芯片主要倚赖了堆栈的纳米片（nanosheet）与超强紫外线（ExtremeUltraviolet，EUV）转印技术。

5纳米下的硅纳米片晶体管：（来源：IBM）大同小异现在市场上主流的鳍式场效晶体管（FinFieldEffectTransistor，FinFET），纳米片是由纵向的gate-all-around（GAA）晶体管所构成。IBM回应，他们研究纳米片技术的时间已多达10年，这是业界首次有人需要样板让堆栈纳米片装置的电性高于FinFET架构在设计与生产上的可行性，而纳米片晶体管架构也将代替FinFET主导7纳米芯片之后的制程发展。另一方面，用作生产7纳米芯片的超强紫外线转印技术也被应用于在基于纳米片的5纳米芯片上，该技术可在单一生产制程或芯片设计上持续调整纳米片的宽度，需要微调特定电路的效能与电力损耗，而这是受限于鳍高度的FinFET架构制程无法超过的。有感于7纳米芯片要到明年才不会商业化，5纳米芯片确实实施在商业产品上的时程有可能还要好些年。

本文来源：PG电子官方网站-www.cheekychimpsmoothies.com